Module ip_gate_clock_g

ip_gate_clock_g u_ip_gate_clock_g ( .pi_clock(pi_clock), .pi_enable(pi_enable), .pi_test_en(pi_test_en), .pi_bistmode_en(pi_bistmode_en), .po_clock(po_clock) );

Block Diagram of ip_gate_clock_g

Ports

Name	Type	Direction	Description
pi_clock	wire logic	input	Input free running clock
pi_enable	wire logic	input	Enable output clock
pi_test_en	wire logic	input	Test enable
pi_bistmode_en	wire logic	input
po_clock	wire logic	output	Output free running clock

Instances

• ip_emac_top : ip_emac_top

  • host_clk_mng : ip_host_clk_mng_g

    • host_free_clock : ip_gate_clock_g

    • host_gate_clock_1 : ip_gate_clock_g

    • host_gate_clock_2 : ip_gate_clock_g

    • host_gate_clock_3 : ip_gate_clock_g

    • host_gate_clock_4 : ip_gate_clock_g

    • host_gate_clock_5 : ip_gate_clock_g

  • mac_top : ip_mac_top_g

    • mac_clk_mng : ip_mac_clk_mng_g

      • gtx_clock_out : ip_gate_clock_g

      • host_free_clock : ip_gate_clock_g

      • host_gate_clock_1 : ip_gate_clock_g

      • mdio_free_clock : ip_gate_clock_g

      • rx_free_clock : ip_gate_clock_g

      • rx_gate_clock_1 : ip_gate_clock_g

      • rx_gate_clock_2 : ip_gate_clock_g

      • rx_gate_clock_3 : ip_gate_clock_g

      • tx_free_clock : ip_gate_clock_g

      • tx_gate_clock_1 : ip_gate_clock_g

      • tx_gate_clock_2 : ip_gate_clock_g

      • tx_gate_clock_3 : ip_gate_clock_g

      • tx_gate_clock_4 : ip_gate_clock_g

Submodules

• ip_gate_clock_g

  • gate_clock : gate_clock_cell_g

  • output_cts : cts_buffer

Schematic Diagram of ip_gate_clock_g

×